

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-349792 (P2000-349792A)

(43)公開日 平成12年12月15日(2000.12.15)

(51) Int.Cl. ⁷	識別記号	F I	テーマコート*(参考)	
H 0 4 L 12/40		H 0 4 L 11/00	320 5K014	
1/00		1/00	F 5K032	
1/08		1/08	5 K O 3 3	
12/28		11/00	310D	

審査請求 未請求 請求項の数9 〇L (全 9 頁)


		審査請求 未請求 請求項の数9 〇L (全 9 員)
(21)出願番号	特願平11-154881	(71)出願人 000003078
		株式会社東芝
(22)出願日	平成11年6月2日(1999.6.2)	神奈川県川崎市幸区堀川町72番地
		(72)発明者 庄崎 司郎
		東京都府中市東芝町1番地 株式会社東芝
		府中工場內
		(74)代理人 100087332
		弁理士 猪股 祥晃 (外1名)
		Fターム(参考) 5K014 AA01 BA05 FA05 FA12
		5K032 CC04 CD03
		5K033 CB03

(54) 【発明の名称】 データ伝送装置

(57) 【要約】

【課題】シリアルデータのデータ変化検出能力を高め、かつデータ変化発生時のデータ再送を最小限に抑えることができるデータ伝送装置を提供すること。

【解決手段】他のデータ伝送装置とシリアルデータのやり取りをするデータ伝送手段を少なくとも1つ備えたデータ伝送装置において、1つの伝送データ単位を一定の長さの複数ブロックに分割し、その分割した複数ブロックそれぞれに1ビットのデータ変化を検出できるエラー検出コードを設けると共に、1つの伝送データ単位全でも同様のエラー検出コードを設けた伝送データ単位を設けることで、伝送中のデータ変化検出能力を高め、前記伝送手段でやり取りするシリアルデータの異常を検出できるので、伝送中のデータ変化検出能力を高めることができる。



【特許請求の範囲】

【請求項1】 他のデータ伝送装置とシリアルデータのやり取りをするデータ伝送手段を少なくとも1つ備えたデータ伝送装置において、1つの伝送データ単位を一定の長さの複数ブロックに分割し、その分割した複数ブロックそれぞれに1ビットのデータ変化を検出できるエラー検出コードを設けると共に、1つの伝送データ単位をでも同様のエラー検出コードを設けた伝送データ単位を設けることを特徴とするデータ伝送装置。

【請求項2】 請求項1記載のデータ伝送装置において、一定の長さに分割したデータを縦方向に並べ、この 縦方向のデータ列に対しても1ビットのデータ変化を検出できるエラー検出コードを設けることを特徴とするデータ伝送装置。

【請求項3】 請求項1記載のデータ伝送装置において、一定の長さに分割した複数ブロックのデータに、1 ビットのデータ変化を修復でき、2 ビットのデータ変化を検出できる E C C コードを用いることを特徴とするデータ伝送装置。

【請求項4】 請求項2記載のデータ伝送装置において、1つの伝送データ単位を一定の長さの複数ブロックに分割し、その分割した複数ブロックそれぞれにECCコードを設け、さらに一定の長さに分割したデータを縦方向に並べ、この縦方向のデータ列に対してもECCコードを設けることを特徴とするデータ伝送装置。

【請求項5】 請求項1乃至請求項4記載のいずれかのデータ伝送装置において、修復できないデータ変化を検出したことを条件に、送られてきたデータ全てを無効とすることなく、エラーの発生した分割ブロックのみを再送することを特徴とするデータ伝送装置。

【請求項6】 請求項3または請求項4記載のデータ伝送装置において、ECCコードによる確認は、伝送データ全体に対して付加されたエラー検出コードが異常だったときのみ行うことを特徴とするデータ伝送装置。

【請求項7】 請求項3または請求項4記載のデータ伝送装置において、ECCコードによりデータ変化を修復できたことを条件に、修復後のデータを用いて再度伝送データ全体のエラー検出コードを計算し、送られてきた伝送データのエラー検出コードとを比較することを特徴とするデータ伝送装置。

【請求項8】 請求項3記載のデータ伝送装置において、ECCコードにより修復可能な1ビットのエラーを検出したことを条件に、伝送速度を段階的に遅くすることを特徴とするデータ伝送装置。

【請求項9】 請求項3記載のデータ伝送装置において、ECCコードにより修復可能な1ビットのエラーを 検出しないことを条件に、伝送速度を段階的に早くする ことを特徴とするデータ伝送装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、他のデータ伝送装置とシリアルデータのやり取りをするデータ伝送手段を備えたデータ伝送装置に係り、特にシリアルデータの異常を検出する検出機能を有するデータ伝送装置に関する。

[0002]

【従来の技術】従来のデータ伝送装置間でやり取りするシリアルデータを図10に示す。データ伝送装置101とデータ伝送装置102はシリアル伝送路103で接続されており、両データ伝送装置間で10Aで示す構造のシリアルデータをやり取りしている。シリアルデータ10Aはデータ部10Bとエラーチェックコード10Cより構成されている。

[0003]

【発明が解決しようとする課題】シリアルデータ10Aのデータ部10Bが伝送中に変化した場合、通常はエラーチェックコード10Cにより検出できる。しかし、データの変化の仕方(例えばCRCエラーチェックコード使用時のパーストエラー発生時等)によっては、データ変化前と変化後のエラーチェックコード10Cが一致してしまい、データ変化が検出できないという問題があった。

【0004】本発明は上記問題を解決するためになされたもので、その目的は、シリアルデータのデータ変化検出能力を高めると共に、データ変化発生時のデータ再送を最小限に抑えることができるデータ伝送装置を提供することにある。

[0005]

【課題を解決するための手段】上記目的を達成するために、本発明の請求項1は、他のデータ伝送装置とシリアルデータのやり取りをするデータ伝送手段を少なくとも1つ備えたデータ伝送装置において、1つの伝送データ単位を一定の長さの複数ブロックに分割し、その分割した複数ブロックそれぞれに1ビットのデータ変化を検出できるエラー検出コードを設けると共に、1つの伝送データ単位全体でも同様のエラー検出コードを設けた伝送データ単位を設けることを特徴とする。請求項1の発明によると、伝送中のデータ変化検出能力が高められ、前記伝送手段でやり取りするシリアルデータの異常を検出することができる。

【0006】本発明の請求項2は、請求項1記載のデータ伝送装置において、一定の長さに分割したデータを縦方向に並べ、この縦方向のデータ列に対しても同様に1ビットのデータ変化を検出できるエラー検出コードを設けることを特徴とする。

【0007】請求項2の発明によると、データ伝送装置でやり取りするシリアルデータを一定の長さの複数ブロックに分割し、このデータを縦方向に並べ、この縦方向のデータ列に対しても横方向と同様に1ビットのデータ変化を検出できるエラー検出コードを設けることで、伝

送データ単位全体で付加するものと合わせ、エラー検出 コードを3重にして伝送中のデータ変化検出能力が高め られる。

【0008】本発明の請求項3は、請求項1記載のデータ伝送装置において、一定の長さに分割した複数ブロックのデータに、1ビットのデータ変化を修復でき、2ビットのデータ変化を検出できるECCコードを用いることを特徴とする。

【0009】請求項3の発明によると、データ伝送装置でやり取りするシリアルデータを一定の長さの複数ブロックに分割し、その分割した複数ブロックそれぞれに、ECCコードを用いることで、伝送中のデータ変化検出能力を高めると共に、1ビットのデータ変化であれば自動的に修復することができる。

【0010】本発明の請求項4は、請求項2記載のデータ伝送装置において、1つの伝送データ単位を一定の長さの複数ブロックに分割し、その分割した複数ブロックそれぞれにECCコードを設け、さらに一定の長さに分割したデータを縦方向に並べ、この縦方向のデータ列に対してもECCコードを設けることを特徴とする。

【0011】請求項4の発明によると、縦方向のデータ列に対しても横方向と同様にECCコードを設けることで、同一ブロック内で2ビット以上のデータ変化が発生しても、縦方向のデータ変化が1ビットに収まっていれば自動的に修復することができる。

【 O O 1 2 】 本発明の請求項5は、請求項1乃至請求項4記載のいずれかのデータ伝送装置において、修復できないデータ変化を検出したことを条件に、送られてきたデータ全てを無効とすることなく、エラーの発生した分割ブロックのみを再送することを特徴とする。請求項5の発明によると、伝送路の使用効率を高め、送受信に掛かる時間を短くできる。

【0013】本発明の請求項6は、請求項3または請求項4記載のデータ伝送装置において、ECCコードによる確認は、伝送データ全体に対して付加されたエラー検出コードが異常だったときのみ行うことを特徴とする。請求項6の発明によると、シリアル伝送データ受信時の処理負荷の軽減を図りつつ、データ変化修復機能を持たせることができる。

【0014】本発明の請求項7は、請求項3または請求項4記載のデータ伝送装置において、ECCコードによりデータ変化を修復できたことを条件に、修復後のデータを用いて再度伝送データ全体のエラー検出コードを計算し、送られてきた伝送データのエラー検出コードとを比較することを特徴とする。請求項7の発明によると、データ修復の妥当性を確認し、正しく修復されたデータのみを採用できる。

【0015】本発明の請求項8は、請求項3記載のデータ伝送装置において、ECCコードにより修復可能な1 ビットのエラーを検出したことを条件に、伝送速度を段 階的に遅くすることを特徴とする。

【0016】請求項8の発明によると、ECCコードにより修復可能な1ビットのエラーを検出した場合、伝送速度を段階的に遅くすることで修復できないデータ変化を未然に防ぐことができる。

【0017】本発明の請求項9は、請求項3記載のデータ伝送装置において、ECCコードにより修復可能な1ビットのエラーを検出しないことを条件に、伝送速度を段階的に早くすることを特徴とする。

【0018】請求項9の発明によると、ECCコードにより修復可能な1ビットのエラーを検出しない場合、伝送速度を段階的に早くすることで、伝送品質を保ちつつ最も高速な伝送ができる。

[0019]

【発明の実施の形態】以下、本発明の実施の形態を図を参照して説明する。図1は本発明の第1実施例(請求項1対応)であるデータ伝送装置を用いたブロック図である。

【0020】図において、データ伝送装置11は、同等の機能を有するデータ伝送装置12とシリアル伝送路13を介して接続されており、このシリアル伝送路13をとおしてシリアルデータのやり取りをすることができる。

【0021】本実施例のデータ伝送装置は上記のように構成されており、シリアル伝送路13を流れるデータはシリアル伝送路上データ構造14の形をしている。すなわち、シリアル伝送路上データ構造14は、ブロック11B、ブロック12B、…に示すように複数のブロックからなる。ブロック11Bは、データ11Dとチェックコード11Cよりなる。チェックコード11Cはデータ11Dの1ビットのデータ変化を検出できるチェックコードである。ブロック12B等他のブロックはブロック11Bと同じ構造をしている。

【0022】全体データ15はブロック全体の集合体である。全体チェックコード16は全体データ15の1ビットのデータ変化を検出できるチェックコードである。例えば、チェックコードが全体チェックコード16のみであると、全体データ15に2ビット以上の変化が発生した場合に検出できないことがある。しかし、シリアルデータ伝送路上データ構造14のように、各ブロック内のデータ変化が1ビット以内に収まっていれば、100%データ変化を検出することができる。

【0023】図2は本発明の第2実施例(請求項2対応)であるシリアル伝送路上データ構造のブロック図である。図に示すように、本実施例のシリアル伝送路上データ構造24は、ブロック2A、2B…2Yの複数のブロックよりなる。各ブロックは図1と同じように、データ(aa, ba, …)と1ビットのデータ変化を検出できるチェックコード(ab, bb, …)よりなる。このブロックを縦方向に並べて、縦方向のチェックコードを

作成し、ブロック2 Zを作る。ブロック2 A ~ 2 Z に対してさらにデータ全体の1 ビットのデータ変化を検出できるチェックコード23を付加する。

【0024】本実施例によると、チェックコードをマトリックス状に設けているので、縦横それぞれのデータブロック内でデータ変化が1ビット以内に収まっていれば、100%データ変化を検出することができる。シリアルデータのデータ変化は、ある連続したビットで発生するケースが多いため、このような場合にも有効にデータ変化を検出することができる。

【0025】図3は本発明の第3実施例(請求項3対応)であるシリアル伝送路上データ構造のブロック図である。図に示すように、本実施例のシリアル伝送路上データ構造33は、ブロック3A、3B・・3Zの複数のブロックよりなる。各ブロックは、データの1ビットのデータ変化を修復でき、2ビットのデータ変化を検出できるECCコード31よりなる。またブロック3A~3Zに対してデータ全体の1ビットのデータ変化を検出できるチェックコード32を付加する。

【0026】本実施例によると、ECCコードを用いることで、各データブロックのデータ変化が1ビット以内の場合、データを修復する事ができる。このため、データの再送が不要になり、伝送効率が向上する。また、ECCコードを用いることで、各データブロックのデータ変化が2ビット以内の場合、データ変化を100%検出することができる。

【0027】図4は本発明の第4実施例(請求項4対応)であるシリアル伝送路上データ構造のブロック図である。図に示すように、本実施例のシリアル伝送路上データ構造44は、ブロック4A、4B・・4Yの複数のブロックよりなる。各ブロックは図3と同じように、データの1ビットのデータ変化を修復でき、2ビットのデータ変化を検出できるECCコード41よりなる。このブロックを縦方向に並べて、縦方向のECCコード42を作成し、ブロック4Zを作る。さらに、ブロック4A~4Zに対してデータ全体の1ビットのデータ変化を検出できるチェックコード43を付加する。

【0028】本実施例によると、ECCコードをマトリックス状に設けることで、縦横それぞれのデータブロック内でデータ変化が1ビット以内に収まっていれば、100%データの修復を行うことができる。また、縦横それぞれのデータブロックのデータ変化が2ビット以内の場合、データ変化を100%検出することができる。さらに、シリアルデータのデータ変化は、ある連続したビットで発生するケースが多いため、このような場合にも有効にデータ修復又はデータ変化検出を行うことができる。

【0029】図5は本発明の第5実施例(請求項5対応)のブロック図である。図に示すように、本実施例では、データ変化が発生した場合のデータ伝送装置51と

データ伝送装置52間のシリアルデータのやり取りを示している。データ伝送装置51は図1~図4で説明したように、1つのシリアルデータを複数ブロックに分割し、それぞれにチェックコードを付加したシリアルデータ通信において、1ブロックで修復できないデータ変伝送できないデータ伝送装置52からデータ伝送装置51に要求する。データ伝送装置51は当該ブロックのみをデータ伝送装置55に再送する。データ伝送装置52は再送されたブロックを、はじめに送られ来た全体データと組合わせて、データ変化のない全体データとする。本実施例によると、データ変化の発生したブロックのみを再送することできる。

【0030】図6は本発明の第6実施例(請求項6対 応)の処理のフロ一図である。図に示すように、本実施 例ではチェックコード正常/異常時の処理を示す。既に 図3、図4で説明したシリアル伝送において、データ受 信時(ステップS1)は、各ブロックに付いているEC Cコードの検査は行わずに、全体チェックコードの検査 のみを実施(ステップS2)する。全体チェックコード の検査が正常であれば、受信正常終了(ステップS6) とする。全体チェックコードの検査が異常であれば、各 ブロックのECCコードをチェック (ステップS3) し、データの修復が完了した(ステップS4)ならば、 受信正常終了(ステップS6)とする。ECCコードで のデータ修復ができない(ステップS4)場合はデータ 受信異常終了(ステップS5)とする。本実施例による と、全てソフトウェアでの処理が可能となるため特別な ハードウェアの必要が無く、データ変化時のデータ再送 を低減させることができる。

【0031】図7は本発明の第7実施例(請求項7対応)の処理のフロー図である。図に示すように、本実施例ではECCコードによるデータ修復の有無による処理変化を示す。図3で説明したシリアル伝送において、データ受信時(ステップS1)は、各ブロックに付いているECCコードによるデータ修復が行われた場合(ステップS2)、修復後のデータで、全体チェックコードの計算を実施(ステップS3)する。そして、この値と受信したチェックコードとを比較(ステップS4)し、一致していればデータ修復は完全だったとしてデータ受信正常(ステップS5)とし、不一致であればデータ受信異常(ステップS5)とする。

【0032】本実施例によると、ECCコードによる修復後のデータのチェックコードを算出し、受信時のそれと比較することで、データ修復の妥当性を確認でき、伝送データの信頼性が向上する。

【0033】図8は本発明の第8実施例(請求項8対応)のブロック図である。図に示すように、本実施例では、図3のデータ伝送装置において、データ伝送装置81とデータ伝送装置82間のシリアルデータのやり取り

を示している。通信速度Aにてデータ伝送装置81からデータ伝送装置82へ送ったデータで修復可能なデータ変化を検出した場合、その情報と通信速度をA-1に低下させる情報をデータ伝送装置82からデータ伝送装置81へ通知する。その後の通信速度をA-1とすることで、データ変化の発生が無くなる。

【0034】一般に、シリアル伝送エラーは通信速度を下げると改善される場合が多い。本実施例ではデータの変化が発生してもデータ修復できるうちに伝送速度を低下させることで、データ修復できないエラーの発生を未然に防ぐことができる。

【0035】図9は本発明の第9実施例(請求項9対応)のブロック図である。図に示すように、本実施例では、図3のデータ伝送装置において、データ伝送装置91とデータ伝送装置92間のシリアルデータのやり取りを示している。通信速度Aにてデータ伝送装置91からデータ伝送装置92へ送ったデータが問題なく受信できたという情報と通信速度をA+1に速度アップさせる情報をデータ伝送装置92からデータ伝送装置91へ通知する。その後、通信速度はA+1に高速化される。通信速度A+1での結果が良好であれば、同様にA+2に速度アップさせる。そして、データ変化が発生したところで最後の通信速度より1段遅い通信速度を設定する。

【0036】本実施例によると、データ変化の発生しない最も高速な通信を行うことができるため、通信速度向上を図ることができる。また、通信速度設定中に於いても特別なテストフレームや、無効データを発生させることがない。

[0037]

【発明の効果】以上説明したように、本発明の各請求項は以下に記載するような効果を奏する。すなわち、請求項1の発明によれば、データ伝送装置でやり取りするシリアルデータを一定の長さの複数ブロックに分割し、その分割した複数ブロックそれぞれに1ビットのデータ変化を検出できるエラー検出コードを設けると共に、1つの伝送データ単位全体でも同様のエラー検出コードを設けることで、伝送中のデータ変化検出能力を高めることができる。

【0038】請求項2の発明によれば、データ伝送装置でやり取りするシリアルデータを一定の長さの複数ブロックに分割し、このデータを縦方向に並べ、この縦方向のデータ列に対しても横方向と同様に1ビットのデータ変化を検出できるエラー検出コードを設けることで、伝送データ単位全体で付加するものと合わせ、エラー検出コードを3重にして伝送中のデータ変化検出能力を高めることができる。

【0039】請求項3の発明によれば、データ伝送装置でやり取りするシリアルデータを一定の長さの複数ブロックに分割し、その分割した複数ブロックそれぞれに、

1 ビットのデータ変化を修復でき、2 ビットのデータ変化を検出できる E C C コードを用いることで、伝送中のデータ変化検出能力を高めると共に、1 ビットのデータ変化であれば自動的に修復することができる。

【0040】請求項4の発明によれば、データ伝送装置でやり取りするシリアルデータを一定の長さの複数ブロックに分割し、このデータを維方向に並べ、この縦方向のデータ列に対しても横方向と同様にECCコードを設けることで、同一ブロック内で2ビット以上のデータ変化が発生したとしても、縦方向のデータ変化が1ビットに収まっていれば自動的に修復することことができる。

【0041】請求項5の発明によれば、修復できないデータ変化を検出した場合、送られてきたデータを全てを無効とすることなく、エラーの発生した分割ブロックのみを再送する事で、伝送路の使用効率を高め、送受信に掛かる時間を短くできる。

【0042】請求項6の発明によれば、ECCコードによる確認は、伝送データ全体に対して付加されたエラー 検出コードが異常だったときのみ行うことで、シリアル 伝送データ受信時の処理負荷の軽減を図りつつ、データ 変化修復機能を持たせることができる。

【0043】請求項7の発明によれば、ECCコードによりデータ変化を修復できた場合、修復後のデータを用いて再度伝送データ全体のエラー検出コードを計算し、送られてきた伝送データのエラー検出コードとを比較することで、データ修復の妥当性を確認し、正しく修復されたデータのみを採用することができる。

【0044】請求項8の発明によれば、ECCコードにより修復可能な1ビットのエラーを検出した場合、伝送速度を段階的に遅くすることで修復できないデータ変化を未然に防ぐことができる。

【0045】請求項9の発明によれば、ECCコードにより修復可能な1ビットのエラーを検出しない場合、伝送速度を段階的に早くすることで、伝送品質を保ちつつ最も高速な伝送を提供できる。

【図面の簡単な説明】

【図1】本発明の第1実施例であるデータ伝送装置を用いたブロック図。

【図2】本発明の第2実施例であるシリアル伝送路上データ構造のブロック図。

【図3】本発明の第3実施例であるシリアル伝送路上データ構造のブロック図。

【図4】本発明の第4実施例であるシリアル伝送路上データ構造のブロック図。

【図5】本発明の第5実施例のシリアル伝送路上データ 通信手順図。

【図6】本発明の第6実施例のシリアル伝送路上データ 通信手順図。


【図7】本発明の第7実施例のシリアル伝送路上データ 通信手順図。 【図8】本発明の第8実施例のシリアル伝送路上データ 通信手順図。

【図9】本発明の第9実施例のシリアル伝送路上データ 通信手順図。

【図10】従来のデータ伝送装置を用いたブロック図。 【符号の説明】

10A…シリアルデータ、10B…データ部、10C… エラーチェックコード、101,102…データ伝送装 置、103…シリアル伝送路、11,12,51,5 2,81,82,91,92…データ伝送装置、13…シリアルデータライン、3…シリアル伝送路、14,2 4,33,44…シリアル伝送路上データ構造、2A, 2B,2Y,2Z,3A,3B,3Z,4A,4B,4 Y,4Z,11B,12B…ブロック、11D…データ、11C,23,32,43…チェックコード、15…全体データ、161…全体チェックコード、31,4 1,42…ECCコード。

【図1】




【図2】

			24(シリアル伝送路	各上データ構造)		
2A(プロック)	аа (データ)	ab(データ)		az(データ)	X a(fzy)3-1)	1)
2号(プロック)	ちゅ (データ)	bb (データ)		b z (データ)	X b(fz+f3-1)	1
2C(プロック)	ca (データ)	こり (データ)		c z (データ)	X e(fz+1)3-1)] 21
	*				· •	(機方向の
	.	and the state of t	•		.	f=1772-17)
2 Y (プロック)	.	•		•	•	
22 (プロック)	Y a(f1972-8)	Y b(fz9f3-1)		Y 2(f1+12-1)	Ychk (f2+73-1)	9x993-1
		2	2(縦方向のチェックコード		2 (データ全体のチェ	B S フクコード)

【図3】


			33 (シリアル伝送器 レノ	上データ構造)		
3 A (プロック)	a a (データ)	ab(データ)		az(データ)	I(ECC2-F)	1)
3B(プロック)	b a (データ)	b b(データ)		b z (データ)	2(ECC3-1)	1
3 C (ブロック)	ca (データ)	cb(データ)		c z (データ)	3(ECC2-1)	31
	*		*	*	•	(ECC
	*	± # # *			.	= -
	-	# # # #		•	-]]
3 Z (プロック)	z a (データ)	z b <i>(データ</i>)	t	z z (データ)	n(BCC3-F)	チェックコード
					3 2 (データ全体のチェ	ー/ 2 ックコード)


【図4】






【図6】







PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-349792

(43)Date of publication of application: 15.12.2000

(51)Int.Cl.

H04L 12/40 H04L 1/00 HO4L 1/08 H04L 12/28

(21)Application number: 11-154881 (22)Date of filing:

(71)Applicant:

TOSHIBA CORP

02.06.1999


(72)Inventor:

SHOZAKI SHIRO

(54) DATA TRANSMISSION DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To improve data change detection ability and to suppress data retransmission to a minimum by installing error detection codes for detecting the data change of one bit in plural blocks obtained by dividing one transmission data unit constant lengths and installing the similar error detection code even in one transmission data unit. SOLUTION: A data transmission device 11 is connected to a data transmission device 12 having an equal function through a serial transmission line 13 and it can transfer serial data through the serial transmission line 13. Data structure 14 on serial transmission line, which flows in the serial transmission line 13, is formed of plural blocks, a block 11B, a block 12B,..., for example. The block 11B is formed of data 11D and a check code 11C, for example. The check code 11C can detect the data change of one bit in data 11D. A whole check code 16 can detect the data change of one bit in whole data 15.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]